微加工实验室    2015年5月27日

      作为信息社会进步基础的微电子器件与电路正朝着小型化、高密度和多功能化的方向发展，基于CMOS的现有半导体工艺已经接近器件制备的物理极限。进一步缩小器件的集成密度遇到了越来越多的瓶颈。纳米量级单分子器件的提出为进一步提高器件集成密度开辟了一条崭新的道路。与其它结构相比，分子器件具有其独特的优势：首先，大多数分子的典型尺寸都处于几纳米的量级，意味着有可能实现更高的器件集成密度。更重要的是当器件的尺寸缩减到纳米量级时，诸多新奇的物理现象逐渐开始展现如量子化的能级结构，有助于实现多功能化的集成电路；其次，随着合成方法学的不断发展和繁荣，人们可以有目的的合成具有特定结构和组分的分子，进而获得特定的光学、电学、热学、机械性质并有可能同时实现分子的识别和组装；最后，分子器件具有更低的功率损耗以及全新的器件构筑方法。这使得与传统的集成电路相比较，分子器件电路的构建成本将会大大降低。基于分子器件在构筑高集成密度、高性能、多功能电子系统方面的巨大潜力，分子电子学已然成为科研以及工业界的一大关注热点。

      单分子电子学的实验研究所遇到的最大的障碍之一就是如何将纳米尺度的单个分子与宏观的电极连接起来。其中纳米间隙电极对是将单个分子与宏观电路相连接的有利工具。与探针原位测量的方法（如扫描隧道显微镜STM，导电原子力显微镜AFM等）相比较，纳米间隙电极对构筑的分子器件具有平面的结构，可实现两端器件之外的三端器件如晶体管，因此更有可能实现器件的构筑与集成。然而由于单分子纳米量级的尺度，现有的微纳米加工技术已然不能满足单分子器件的制备要求。虽然到目前为止人们已经提出了多种制备纳米间隙电极对的方法，但是各个方法并不能完全满足现有的制备单分子器件并以此为基础来构筑超级集成电路的要求。

      受晶间断裂现象的启发，物理所微加工实验室刘哲等与化学研究所胡文平研究员课题组合作，提出一种新型的纳米间隙电极对的制备方法。他们首先借助传统的微纳米加工技术构筑了由单晶界结相连接的金电极对。然后利用晶界特有的性质对单晶界进行操控，具体采用了两种途径诱导单晶界结的断裂：聚焦离子束辐照和热处理，实现了单晶界结晶间断裂的可控产生。利用该方法该课题组得到了间隙宽度只有1-2 nm的电极对。该方法制备的纳米间隙电极对具有很好的稳定性，间隙处无外来杂质的污染，可以用来构筑单分子两端或者三端器件。相关结果作为Inside Back Cover发表在Advanced Materials 2015, 27, 3002-3006上。

图1：单晶界结断裂纳米间隙电极对的制备：(a)制备原理图；(b、c)单晶界结断裂前后的SEM图片：分别采用聚焦离子束辐照(b)和热处理(c)实现晶界断裂的产生；(d)不同间隙大小的纳米间隙电极对的TEM照片。